Estudia

• -Aprofundir en les tècniques arquitectòniques que permeten, mitjançant l'explotació del paral·lelisme, millorar el rendiment del processador.
• -Obtenir un coneixament de l'estat en que es troben les investigacions el camp del paral.lelisme.
• -Conèixer les tècniques d'optimització del programari per obtenir un millor rendiment.
• -Poder realitzar pràctiques desenvolupades en arquitectures paral.leles.
• -Conèixer el funcionament de l'entorn PVM i de les tècniques d'optimització hardware existents.

1. Introducció

          1.1. Classificació de flynn

          1.2. Rendiment (RISC-CISC)

          1.3. Increment de velocitat (Paral·lelisme i segmentació)

2. Segmentació

          2.1. Processadors Segmentats:

          2.2. Definició i rendiment

          2.3. Dependències de dades (RAW, WAW, WAR)

          2.4. Conflictes estructurals: Problemàtica i solucions.

          2.5. Conflictes de dades: Execució en ordre, problemàtica i solucions (parar, delay, forwarding)

          2.6. Conflictes de control: Problemàtica i solucions (parar, delay, execució especulativa)

          2.7. Finalització de les instruccions en desordre (conflictes WAW)

3. Processadors Supersegmentats:

          3.1. Definició i rendiment

          3.2. Conflictes estructurals

          3.3. Conflictes de dades

          3.4. Conflictes de control (Predicció de la condició (dinàmica i estàtica),

          3.5. Anticipació de l'adreça desti (BTB))

4. Processadors Superescalars

          4.1. Definició i rendiment

          4.2. Paral·lelisme del programa i del processador

          4.3. Execució de les intruccions en desordre (inici i finalització), (conflictes RAW i WAW)

          4.4. Tècniques : Scoreboard i Tomasulo

          4.5. Assignació dinàmica de registres.

          4.6. Tractament de les interrupcions i les ruptures de seqüència

          4.7. Estats de la màquins (en ordre, arquitectònic i look ahead)

          4.8. History Buffer, Reorder Buffer, Future File

          4.9. Tècniques d'optimització

          4.10. Asignació de registres

          4.11. List scheduling

          4.12. Trace scheduling

          4.13. Loop unrollin

          4.14. Software pipelining

          4.15. Code motation (percolation)

5. Introducció (UMA, NUMA, CC-NUMA, COMA)

          5.1. Coherència entre caches i Memòria principal

          5.2. Sincronització

6. Arquitectures específiques

          6.1. Arquitectures especulativas

          6.2. Comparació entre TLP i ILP

7. Processadors especulatius

• Hennessy, John L, Patterson, David A (1993). Arquitectura de computadores, : un enfonque cuantitativo. Madrid [etc.]: McGraw-Hill.
• Hennessy, John L, Patterson, David A (1994). Computer organization and design, : the hardware/software interface. San Mateo: Kaufmann.
• Hwang, Kai (1993). Advanced computer architecture, : parallelism, scalability, programmability. New York [etc.]: McGraw-Hill.
• Puiggali,Joan;Jové,Teo i Calle, Eusebi (2005). Apunts d'arquitectures Avançades. Recuperat , a http://eia.udg.edu/~puiggali/arquitectura.html
• Puiggali,Joan;Jové,Teo i Calle, Eusebi (2005). Manual de Pràctiques d'Arquitectures Avançades. Recuperat , a http://eia.udg.edu/~puiggali/arquitectura.html
• Stallings, William (cop. 1993). Computer organization and architecture, : principles of structure and function (3rd ed). New York [etc.]: Macmillan.

Activitats d'avaluació:

Mètodes docents:
-Classes de teoria i problemes
hores setmanals 3

-Pràctiques
hores setmanals 1

Tipus d'exàmens:
Prova escrita: 75% de la nota
Pràctiques: 25% de la nota (la presentació de la practica és obligatòria per aprovar l'assignatura)

Es requereix un mínim de 4,5 en ambdues notes per poder fer mitja

Prerequisits:
Obligatoris: Arquitectura de Computadors
Recomanats: