Anar al contingut (clic a Intro)
UdG Home UdG Home
Tancar
Menú
Identificació

Estudia a la UdG

Dades generals

Curs acadèmic:
2020
Descripció:
Lògica programable: arquitectures clàssiques, FPGAs i CPLDs. Llenguatges de programació hardware. Disseny de Sistemes Digitals en VHDL, incloent disseny concurrent, disseny seqüencial i simulació utilitzant testbench's en VHDL.
Crèdits ECTS:
6

Grups

Grup A

Durada:
Semestral, 1r semestre
Professorat:
JOSEP FOREST COLLADO  / LLUÍS PACHECO VALLS  / JOSEP QUINTANA PLANA
Idioma de les classes:
Català (85%), Anglès (15%)

Competències

  • CT03 Utilitzar tecnologies de la informació i la comunicació
  • CT05 Recollir i seleccionar informació de forma eficaç
  • CIC1 Capacitat de dissenyar i construir sistemes digitals, incloent computadores, sistemes basats en microprocessador i sistemes de comunicacions.

Continguts

1. Introducció als Sistemes Digitals: L'era digital. Analògic vs digital. Aproximació històrica. Avantatges de la tecnologia digital. Disseny de circuits digitals. Mètodes. Elements actuals. Procés de disseny. L'art del disseny.

2. VHDL: Senyals, tipus de dades i operadors. Sentències seqüencials i concurrents. Tècniques de disseny VHDL (utilització de llibreries i packages). Exemples de disseny en circuits combinacionals i seqüencials (latxos, flip-flops i comptadors).

3. Disseny de circuits seqüencials en VHDL: revisió dels models de Mealy i Moore i models híbrids. Exemples de disseny: registres de desplaçament i comptadors. Màquines d'estat algorísmiques (ASM).

4. Famílies lògiques: TTL,CMOS. Característiques elèctriques i temporització. Dispositius lògics programables: classificació segons arquitectures i tecnologies.

5. Disseny de Sistemes Digitals: El disseny al món real. Consideracions pràctiques: fiabilitat i sincronització. Simulació de sistemes. Tècniques de disseny assistit per computador.

Activitats

Tipus d’activitat Hores amb professor Hores sense professor Hores virtuals amb professor Total
Anàlisi / estudi de casos 0 13,00 11,00 24,00
Aprenentatge basat en problemes (PBL) 0 18,00 12,00 30,00
Prova d'avaluació 3,00 10,00 0 13,00
Resolució d'exercicis 0 5,00 13,00 18,00
Sessió expositiva 0 2,50 4,00 6,50
Sessió participativa 0 25,50 22,00 47,50
Sessió pràctica 0 6,00 5,00 11,00
Total 3,00 80,00 67,00 150

Bibliografia

  • J.F.Wakerly. (2001). Digital design: Principles and practices.. Prentice Hall,. Catàleg
  • D.Pellerin, M.Holley (1991). Practical Design using Programmable Logic. Prentice Hall. Catàleg
  • R.H.Katz (1995). Contemporary Logic Design.. The Benjamin/Cumming Publishing Company,. Catàleg
  • K.J. Breeding (1989). Digital Design Fundamentals.. Prentice Hall. Catàleg
  • Shu Lin, D.J.Costello jr, (1983). Error Control Coding: Fundamentals and Applications.. Prentice Hall. Catàleg
  • Charles H. Roth, Jr. (2004). Fundamentos de diseño lógico.. Thomson. Catàleg
  • T.L. Floyd. (1997). Fundamentos de sistemas digitales.. Prentice Hall. Catàleg
  • J.G. Proakis, D.G. Manolakis. (1998). Tratamiento digital de señales.. Prentice Hall,. Catàleg
  • A. B. Carlson (1986). Communication Systems.. Mc Graw Hill. Catàleg
  • Hill-Peterson (1993). Sistemas digitales. Organización y diseño del hardware. Limusa. Catàleg
  • J.P.Hayes (1996). Introducción al Diseño Lógico Digital.. Addison/Weley. Catàleg

Avaluació i qualificació

Activitats d'avaluació:

Descripció de l'activitat Avaluació de l'activitat % Recuperable
Preparació de problemes i qüestions per part de l'alumne. Resolució i verificació a la classe de problemes. Tema 2 S'avaluarà amb el conjunt de classes de problemes. 5 No
Realització de la pràctica 1. Familiarització amb l'entorn de treball: PCB per a pràctiques, eines de disseny QuartusII i editor VHDL. Activitat obligatòria. S'avaluarà amb el conjunt de pràctiques que caldrà superar amb 5 o més punts de mitjana. 5
Realització de la pràctica 2: disseny d'un circuit combinacional amb descripció VHDL. Comprovació del funcionament sobre la placa de pràctiques. Activitat obligatòria. S'avaluarà amb el conjunt de pràctiques que caldrà superar amb 5 o més punts de mitjana. 10
Preparació de problemes i qüestions per part de l'alumne. Resolució i verificació a la classe de problemes. Tema 3 S'avaluarà amb el conjunt de classes de problemes. 5 No
Preparació de problemes i qüestions per part de l'alumne. Resolució i verificació a la classe de problemes. Tema 4 S'avaluarà amb el conjunt de classes de problemes. 5 No
Realització de la pràctica 3: disseny d'un circuit seqüencial amb VHDL. Comprovació del funcionament sobre la placa de pràctiques Activitat obligatòria. S'avaluarà amb el conjunt de pràctiques que caldrà superar amb 5 o més punts de mitjana. 10
Preparació de problemes i qüestions per part de l'alumne. Resolució i verificació a la classe de problemes. Tema 5 S'avaluarà amb el conjunt de classes de problemes. 5 No
Realització de la pràctica 4. Disseny d'un control industrial, que inclou sensors d'entrada i actuadors, i que combina circuits combinacionals i seqüencials. Activitat obligatòria. S'avaluarà amb el conjunt de pràctiques que caldrà superar amb 5 o més punts de mitjana. 15
Exàmens de l'assignatura
Activitat obligatòria. Consisteix en una única prova presencial. 40

Qualificació

Exàmens:

Es farà 1 única prova al final del curs. Hi haurà una sèrie de preguntes de coneixements teòrics i unes altres de resolució de problemes.

La nota final de l'assignatura s'obtindrà amb la ponderació que s'indica de cada una de les activitats:


Activitat Nota mínima Ponderació
Nota problemes: 5 20%
Nota pràctiques: 5 40%
Nota exàmens: 5 40%


Les pràctiques són una activitat d'avaluació continuada, igual que els problemes d'aula. Tanmateix, l'examen no.
L'examen i les pràctiques, pel seu pes a l'assignatura, seran recuperables segons el calendari establert.

Criteris específics de la nota «No Presentat»:
Si l'estudiant no es presenta a l'examen, l'assignatura quedarà suspesa.

Avaluació única:
En cas de voler acollir-se a l'avaluació única, l'estudiant tindrà l'oportunitat de:
1) Fer la presentació dels problemes resolts (llista de problemes publicada) abans de la data de l'examen
2) Una única sessió de 10 hores (1 dia sencer) per a la consecució de les pràctiques de l'assignatura, totes juntes en el mateix dia, i
3) L'estudiant podrà presentar-se a l'examen el dia que estableixi el calendari, com la resta de les seves companyes.

Requisits mínims per aprovar:
Per considerar superada l’assignatura, caldrà obtenir una qualificació mínima de 5.0

Tutoria

Les tutories s'establiran de comú acord amb l'estudiant, a través del correu electrònic (josep.forest@udg.edu). El mecanisme serà fer la consulta a través de correu electrònic i la resposta igualment. En cas que calgui una interacció més dinàmica, s'emprarà l'eina de Google Meet per tal de fer una tutoria al màxim de propera i personal possible.

Comunicacio i interacció amb l'estudiantat

Tota comunicació amb l'estudiant es durà a terme mitjançant les eines telemàtiques disponibles, com ara el correu electrònic o vídeo conferència.

Observacions

És del tot necessari que, atès que la naturalesa de l'assignatura és 100% virtual, l'estudiant esmerci esforços per tal de fer l'autoseguiment necessari amb un fort sentit de l'autoobligació per no deixar enrere les tasques d'estudi.

Assignatures recomanades

  • Estructura i tecnologia de computadors I
  • Física i electrònica